AEC-Q100标准认证流程: Design House, Wafer Foundry, Reliability Test ...
AEC-Q100对IC的可靠性测试可细分为加速环境应力可靠性、加速寿命模拟可靠性、封装可靠性、晶圆制程可靠性、电学参数验证、缺陷筛查、包装完整性试验，且需要根据器件所能承受的温度等级选择测试条件。AEC-Q100标准认证流程参考下图，以Die Design → Wafer Fab → PKG Assembly → Testing的制造流程来绘制，各群组的关联性须要参考图中的箭头符号，这里将验证流程分为五个部分进行简易说明，各项测试的细节部分就不再细述。
Design House：可靠度实验前后的功能测试，此部分需IC设计公司与测试厂讨论执行方式，与一般IC验证主要差异在功能测试的温度设定。
Wafer Foundry：D测试组为晶圆厂在Wafer Level的可靠度验证，Fabless的IC业者必须与委托制造的晶圆厂取得相关资料。
Reliability Test：区域3为可靠性视产品包装/特性需要执行的项目，AEC将其分为Group A(加速环境应力实验)、Group B(加速工作寿命模拟)、Group C(封装完整性测试)、Group E(电性验证测试)、Group G(空腔/密封型封装完整性测试)。
Design Verification：部分Group E的区域4为设计阶段的失效模式与影响分析评估，成品阶段的特性验证以及故障涵盖率计算。
Production Control：Group F的区域生产阶段的品质控管，包含良率/Bin使用统计手法进行控管及制定标准处理流程。
这个标准能看懂 怎么没有关于判定什么条件才算是符合这个标准 ，也就是按这个标准做了试验，什么样的结果是符合了AEC-Q100 谢谢楼主分享 谢谢分享！ {:1_180:} {:1_180:} {:1_180:} {:1_180:}{:1_180:} 谢谢分享~ 謝謝分享 謝謝分享