JEDEC 发布的 DDR4 SDRAM 器件级标准 JESD79-4/B
这两份文件都是 JEDEC 发布的 DDR4 SDRAM 器件级标准，不是论文，也不是内存条/DIMM标准，而是定义 DDR4 芯片本身的功能、引脚、寄存器、命令、时序、电气参数和测试条件。1. JESD79-4-2012.pdf这是 JEDEC JESD79-4，2012年9月版，是 DDR4 SDRAM 的早期正式标准。主要内容包括：[*]DDR4 SDRAM 的封装引脚、球位分配和寻址方式；
[*]功能描述、状态机、上电复位与初始化流程；
[*]模式寄存器 MR0~MR6 的定义；
[*]命令真值表、CKE 真值表；
[*]读写操作、突发长度 BL8/BC4、DLL on/off；
[*]写均衡 Write Leveling、VrefDQ 训练、MPR；
[*]DM/DBI/TDQS、ZQ 校准；
[*]CRC、CA Parity、CAL、Gear-down；
[*]刷新、自刷新、掉电模式、最大省电模式；
[*]ODT 片上端接；
[*]速度等级、IDD/IDDQ、电容、AC/DC 电气特性和时序参数等。
它面向的是 DDR4 控制器、PHY、DRAM 验证、硬件设计和系统集成人员。2. JESD79-4B-2017.pdf这是 JESD79-4B，2017年6月版，是对 JESD79-4A（2013年11月）的修订版，也是这两份中更新、更完整的一份。它同样定义 DDR4 SDRAM 规范，覆盖 2Gb~16Gb、x4/x8/x16 器件，但在 2012 版基础上有较多更新和补充，例如：
[*]更完整的速度等级和时序参数表，覆盖到 DDR4-2933/3200 等内容；
[*]增加/细化 Post Package Repair（hPPR/sPPR） 硬修复和软修复流程；
[*]更详细的 Maximum Power Saving Mode、Connectivity Test Mode；
[*]补充 DQ 接收掩码、命令/地址建立保持与 derating、功能矩阵等；
[*]对 CRC、CA Parity、ODT、训练、刷新等章节有修订和勘误完善。
两版关系
[*]JESD79-4-2012 是早期基础版；
[*]JESD79-4B-2017 是后续修订版，技术上更完整，通常应优先参考；
[*]如果需要研究 DDR4 标准演进、对比参数变化，可以两版对照看。
阅读建议如果你做 DDR4 控制器/PHY/验证/硬件设计，重点看：
[*]初始化与模式寄存器；
[*]命令真值表；
[*]读写时序、ODT、Write Leveling、VrefDQ Training；
[*]CRC/CA Parity；
[*]速度 bin 和 AC timing 表；
[*]2017 版中的 PPR、MPSM、Connectivity Test 等新增/修订内容。
简单说：2012版是DDR4 SDRAM基础标准，2017 B版是更新后的修订标准；实际工程参考优先看 JESD79-4B-2017。
感谢分享 谢谢分享 谢谢分享 感谢分享 感谢分享。 感谢分享！
页:
[1]