集成电路的测试都需要做哪些测试

mike723508

经常会听到有人在问：“做测试有前途吗？”、“怎么样做好测试？”、“测试到底在做什么？”。这些问题，答案很多，每个人的见解都不一样，算是仁者见仁，智者见智了。在这里，我表达一下自己的观点，希望给大家一些参考。

从整个半导体产业来看，半导体可以分为研发、生产和应用这几个阶段，在不同的阶段，测试的作用是不一样的，而且，在不同的公司及客户要求下，测试的侧重点也不一样。半导体产品的性能、品质和成本等各方面的要求，相互制约、限制，却又互相促进，加剧竞争的同时，极大的促进的产业的发展和进步。那么，测试，到底扮演了一个什么样的角色呢？这个，根据我的工作经历，我可以分享一些自己的见解。从国内的封测厂，到外资的封测厂及研发部，再到世界顶尖的半导体公司研发部，给我的感觉是，不同层次的公司，包括不同阶段的公司，不同的公司职能和部门，对于测试的理解和要求是不一样的。

首先，从封测厂说起。

对于封测厂而已，最重要的是品质、产能和成本控制。很可惜，往往产能和成本会被放到更重要的位置而容易忽略品质及效率管控。这个时候，测试工程师的重要性就体现出来了。封测厂，更需要的是测试工程师优秀的测试工程及生产管控能力。如何在产能和成本压力下，长期有效的保证产品品质，这是测试工程师的工作重心！那么，测试工程师到底需要做什么呢？

1. 测试设备的管控，包括测试机、探针台、分选机等。

测试机是产品测试的标准，测试机的稳定性和可靠性是确保产品测试品质的根本。这个需要建立长期有效的测试机管理机制，确保测试机的正常运行。包括不同类型测试机的优化及管理，测试机资源、配置的管理，以及测试机的定期维护、校验等。测试机的测试资源进行校验以后，会采用软件或者硬件的方式进行补偿修正，所以，测试机的测试资源板是严禁私自插拔更换的，否则，会有致命的测试风险。一般来讲，会有设备工程师对设备进行维护，但是，他们可以保证测试机可以工作，却无法保证测试机的精度和可靠性，所以，测试工程师严格管控测试机。

探针台及分选机，分别用于中测及成测，一般来讲，由设备工程师进行维护，但是，测试工程师依然要了解设备的工作原理，特别是测试机的通讯及接口等方面。另外，为了提高测试效率，要尽可能提高测试同测数，所以，需要熟悉设备的能力和限制。

2. 测试硬件的管控，包括测试板、测试座和探针卡等

测试板包括:
LB (Load Board) / HIB (Head Interface Board) ，用于连接测试机资源的测试板。
CIB (Contactor Interface Board) /DUT Board (Device Under Test Board)，测试座接口板。
PIB (Probe Interface Board)，用于连接测试机与探针台的测试板。
PC (Probe Card)，探针卡，中测用于连接晶圆(wafer)及测试机资源。

对于封测厂而言，往往测试硬件是由客户提供的，也有部分是封测厂的工程师开发的，一些不合理的测试板设计，会影响test setup效率及可靠性，一些错误的设计，甚至会导致测试不稳定及测试异常的出现。另外，防呆设计的要求也非常重要，特别是针对多工位测试，如果测试工位异常，测试过程中有无法发现，会造成致命影响！

这就要求测试工程师，在前期新产品导入的时候就要把好关。针对不同类型的测试设备，要制定一套合理的标准，可以指导开发工程师进行测试板的设计和制作。对于任何有可能影响测试生产，造成测试风险的问题，都要重视并解决，暂时无法解决的问题，也需要采取一些措施进行预防和管控。

3. 测试方案的管控，包括测试规范、测试程序的管控

测试规范及测试程序，绝大部分也是由客户提供，部分由封测厂测试开发工程师开发完成。测试方案包含测试软件和测试硬件是配套开发和使用的，是基于测试设备开发的测试软硬件。整个测试方案的开发，受测试开发工程师的影响非常大，测试品质、效率、可靠性影响都非常大，不合格的测试方案，会造成效率低下、返工甚至客诉、退货，危害非常大！作为封测厂的测试工程师，需要具备一定的测试方案开发经验，并结合封测厂的实际情况，制定并有效执行一套行之有效的措施，在新产品测试方案导入阶段，进行合理有效的管控，以确保测试生产的正常进行。一旦出现测试异常，需要迅速处理并作出反馈。对于一些普遍性的问题，则需要投入精力进行改善。

4. 测试样管correlation sample

测试样品，作为set up和验证测试方案的产品，可以帮助测试工程师设置机台进行生产，快速的判断和解决测试异常。进行正常生产前，需要用测试样管进行验证，以生产出现测试异常有多种可能性，测试设备、测试方案、测试产品、设置问题等等，都有可能造成测试异常，测试样品则可以帮助快速排除一些问题。

5. 测试数据 Test Datalog & report

测试工程师的工作依据，大多都是来自于测试数据。用测试数据来说话，是测试工程师经常挂在嘴边的一句话。测试数据，不仅仅是测试生产数据，还包括测试验证数据、测试分析数据、测试报表等。首先，在导入测试方案的时候，要用合理有效的方案进行验证，产生验证数据，用数据分析工具帮助分析，以确保数据的真实性、准确性和可靠性；其次，在测试生产过程中，要根据要求保存测试数据、报表，并定期确认数据；再次，一旦出现测试异常，测试数据和报表可以帮助我们找到问题并解决问题。

6. 测试维护和优化

测试工程师要持续不断的对整个测试系统进行维护和优化，要建立一些合理有效的制度或措施来降低风险。面对来自生产的产能压力，要通过规范测试方案来提高setup效率及测试可靠性，要通过提高测试效率来增加产量，要通过提高测试可靠性来减少返工，要建立一些工具来帮助我们提高工作效率，等等。

另外，要提高自身的沟通能力，不管是面对部门，面对公司，还是面对客户，都要有合适的沟通技巧。不管做什么，都是立足于公司，立足于客户，所以，必要的沟通和展示必不可少。测试工程师在做好工作的同时，要通过一些机会，让大家多了解测试的重要性，让大家多尝尝做好测试的甜头，这样，才能获得更多的支持与理解，帮助我们做的更好！

最后一点，永远记住，个人的能力是有限的，眼光要放开放远，要取得更大成就，是需要一个团队、一个部门、一个公司，乃至一个行业的共同努力的。这句话说得有点大，但是有一点是没错的，交流和分享，永远是你可以不断进步与发展的源动力！

以上是我个人的一些见解，分享给大家，希望给大家一些参考。在下一次的分享中，我再从测试研发和应用角度来谈谈。

芯片测试系列之CP、FT、WAT的区别
2022-04-30 19:58·芯片的医生
CP：Chip probing，wafer level的电路测试含功能；

FT：Final test，device level 的电路测试含功能。

CP与FT的主要区别：

（1）CP 一般是在测试晶圆，封装之前看，封装后都要FT的。不过bump wafer是在装上锡球，probing后就没有FT。


Chip Probing test

（2）FT是在封装之后，也叫“终测”。意思是说测试完这道就直接卖去做application。


Final test

CP与FT的主要作用：

（1）CP的主要目的就是把NG Die挑出来，可以减少封装和测试的成本，可以更直接的知道Wafer 的良率。

（2）FT是把NG chip挑出来，检验封装的良率。 现在对于一般的wafer工艺，很多公司多把CP给省了，为了减少成本。 CP对整片Wafer的每个Die来测试，而FT则对封装好的Chip来测试。 CP Pass 才会去封装。然后FT，确保封装后也Pass。

WAT：Wafer Acceptance Test，wafer level 的管芯或结构测试

对专门的测试图形（test key）的测试，通过电参数来监控各步工艺是否正常和稳定； CP是wafer level的chip probing，是整个wafer工艺，包括backgrinding和backmetal（if need），对一些基本器件参数的测试，如vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等，一般测试机台的电压和功率不会很高； FT是packaged chip level的Final Test，主要是对于这个（CP passed）IC或Device芯片应用方面的测试，有些甚至是待机测试；


WAT

Pass FP还不够，还需要做process qual 和product qual CP 测试对Memory来说还有一个非常重要的作用，那就是通过MRA计算出chip level 的Repair address，通过Laser Repair将CP测试中的Repairable die 修补回来，这样保证了yield和reliability两方面的提升。

CP是对wafer进行测试，检查fab厂制造的工艺水平。 FT是对package进行测试，检查封装厂制造的工艺水平 。对于测试项来说，有些测试项在CP时会进行测试，在FT时就不用再次进行测试了，节省了FT测试时间；但是有些测试项必须在FT时才进行测试（不同的设计公司会有不同的要求）。 一般来说，CP测试的项目比较多，比较全；FT测的项目比较少，但都是关键项目，条件严格。但也有很多公司只做FT不做CP（如果FT和封装yield高的话，CP就失去意义了）。 在测试方面，CP比较难的是探针卡的制作，并行测试的干扰问题。

FT相对来说简单一点。还有一点，memory测试的CP会更难，因为要做redundancy analysis，写程序很麻烦。

CP在整个制程中算是半成品测试，目的有两个，第一是监控前道工艺良率，第二是降低后道成本（避免封装过多的坏芯片），其能够测试的项比FT要少些。最简单的一个例子，碰到大电流测试项CP肯定是不测的（探针容许的电流有限），这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了（可以提高效率），所以有时会觉得FT的测试项比CP少很多。 应该说WAT的测试项和CP/FT是不同的。

CP不是制造（FAB）测的，而CP的项目是从属于FT的（也就是说CP测的只会比FT少），项目完全一样的；不同的是卡的Spec而已；因为封装都会导致参数漂移，所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die，在CP是通过trimming来定向确定做成其系列中的某一款，这是解决相似电路节省光刻版的最佳方案；所以除非你公司的wafer封装成device是唯一的，且WAT良率在99%左右，才会盲封的。

目前盲封的DH很少很少，风险实在太大，不容易受控。

CP用prober，probe card。FT是handler，socket。CP比较常见的是room temperature=25度，FT可能一般就是75或90度。CP没有QA buy-off（质量认证、验收），FT有 CP两方面

1. 监控工艺，所以呢，觉得probe实际属于FAB范畴

2. 控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分，所以把次品在probe中reject掉或者修复，最有利于控制成本

FT: 终测通常是测试项最多的测试了，有些客户还要求3温测试，成本也最大。 至于测试项呢，

1. 如果测试时间很长，CP和FT又都可以测，像trim项，加在probe能显著降低时间成本，当然也要看客户要求。

2. 关于大电流测试呢，FT多些，但是我在probe也测过十几安培的功率MOSFET，一个PAD上十多个needle。

3. 有些PAD会封装到device内部，在FT是看不到的，所以有些测试项只能在CP直接测，像功率管的GATE端漏电流测试Igss，CP测试主要是挑坏die，修补die，然后保证die在基本的spec内，function well。 FT测试主要是package完成后，保证die在严格的spec内能够function。 CP的难点在于，如何在最短的时间内挑出坏die，修补die。 FT的难点在于，如何在最短的时间内，保证出厂的Unit能够完成全部的Function。

liteonken

zhangran023 发表于 2023-3-18 14:56
请参考JESD22 B-103

谢谢。

zhangran023

liteonken 发表于 2023-2-27 10:43
想问问车载芯片，是不是有关于震动方面的测试要求。你有这方面的资料吗？ ...

请参考JESD22 B-103

liteonken

想问问车载芯片，是不是有关于震动方面的测试要求。你有这方面的资料吗？

njkiller

感谢分享

tianxiezuo

谢谢分享

billye

谢谢分享

TBD16888

谢谢分享

weken

{:1_180:}{:1_180:}{:1_180:}

steven_sun1111